文献
J-GLOBAL ID:202202280750189827
整理番号:22A0959689
0.18μm CMOSで90.5dB SFDRを達成する補助キャパシタベース較正技術を用いた16b 120MS/sパイプラインADC【JST・京大機械翻訳】
A 16b 120MS/s Pipelined ADC Using an Auxiliary-Capacitor-Based Calibration Technique Achieving 90.5dB SFDR in 0.18 μm CMOS
著者 (4件):
Liu Haitao
(Nanjing Research Institute of Electronics Technology, Nanjing, China)
,
Sun Jie
(College of Electronic and Information Engineering, Nanjing University of Aeronautics and Astronautics, Nanjing, China)
,
Xu Honglin
(Nanjing Research Institute of Electronics Technology, Nanjing, China)
,
Zhang Lizhen
(Nanjing Research Institute of Electronics Technology, Nanjing, China)
資料名:
IEEE Transactions on Circuits and Systems 2: Express Briefs
(IEEE Transactions on Circuits and Systems 2: Express Briefs)
巻:
69
号:
3
ページ:
809-813
発行年:
2022年
JST資料番号:
W0347A
ISSN:
1549-7747
CODEN:
ITCSFK
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)