文献
J-GLOBAL ID:202202287028035031
整理番号:22A0963973
AVS3における分数画素動き推定のための並列およびパイプライン化ハードウェアアーキテクチャ【JST・京大機械翻訳】
A Parallel and Pipelined Hardware Architecture for Fractional-Pixel Motion Estimation in AVS3
著者 (7件):
Zeng Yuning
(Peking University,School of Software and Microelectronics,Beijing,China)
,
Zhu Xizhong
(Peking University Shenzhen Guraduate School,School of Electronic and Computer Engineering,Shenzhen,China)
,
Xiang Guoqing
(Peking University,Advanced Institute of Information Technology,Hangzhou,China)
,
Hao Zhijian
(Fudan University,State Key Laboratory of ASIC & System,Shanghai,China)
,
Zhang Peng
(Peking University,Advanced Institute of Information Technology,Hangzhou,China)
,
Huang Xiaofeng
(Hangzhou Dianzi University,School of Communication Engineering,Hangzhou,China)
,
Yan Wei
(Peking University,School of Software and Microelectronics,Beijing,China)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2022
号:
ICCE
ページ:
1-6
発行年:
2022年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)