文献

J-GLOBAL ID：200902107777225414   整理番号：95A0628556

ループフィルタをディジタル化した省面積PLL回路

An area-saved PLL circuit with a digital loop filter.

著者 (9件)： 井倉裕之 (NEC マイクロエレクトロニクス研) ,  泉川正則 (NEC マイクロエレクトロニクス研) ,  古田浩一朗 (NEC マイクロエレクトロニクス研) ,  伊藤浩 (NEC マイクロエレクトロニクス研) ,  若林整 (NEC マイクロエレクトロニクス研) ,  中島謙 (NEC マイクロエレクトロニクス研) ,  最上徹 (NEC マイクロエレクトロニクス研) ,  堀内忠彦 (NEC マイクロエレクトロニクス研) ,  山品正勝 (NEC マイクロエレクトロニクス研)
資料名： 電子情報通信学会大会講演論文集  (電子情報通信学会ソサイエティ大会講演論文集)
巻： 1995  号： Sogo Pt 5  ページ： 205  発行年： 1995年03月 
JST資料番号： G0508A  ISSN： 1349-1369  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： プロセッサのキーコンポーネントの1つにPLL回路がある。とこ...

シソーラス用語： *位相同期ループ ,...

   このテーマを更に深掘りする（JDreamⅢへ）  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=95A0628556&from=J-GLOBAL&jstjournalNo=G0508A") }}

分類 (1件)： その他の電子回路  (NC05090X)

タイトルに関連する用語 (4件)： ループフィルタ ,  ディジタル化 ,  面積 ,  PLL回路