文献

J-GLOBAL ID：200902132120852774   整理番号：97A0503758

ゲート電極/拡散層同時注入法によるW/TiN/pn-poly-Si Gate CMOS

W/TiN/pn-poly-Si Gate CMOS with Simultaneous Gate and Source/Drain Doping Process.

著者 (6件)： 若林整 (NEC) ,  安藤岳 (NEC) ,  佐藤聖幸 (NEC) ,  吉田和由 (NEC) ,  宮本秀信 (NEC) ,  最上徹 (NEC)
資料名： 応用物理学関係連合講演会講演予稿集  (Extended Abstracts. Spring Meeting. Japan Society of Applied Physics and Related Societies)
巻： 44th  号： 2  ページ： 743  発行年： 1997年03月 
JST資料番号： Y0054A  資料種別： 会議録 (C)
発行国： 日本 (JPN)  言語： 日本語 (JA)

タイトルに関連する用語 (7件)： ゲート電極 ,  拡散層 ,  注入 ,  TiN ,  PN ,  Si ,  CMOS