0.5V単一電源動作の高速昇圧及びオフセット-接地データ記憶(BOGS)方式SRAMセルの構成

YAMAUCHI H; IWATA T; AKAMATSU H; MATSUZAWA A

文献

J-GLOBAL ID：200902135742046316 整理番号：98A0083600

0.5V単一電源動作の高速昇圧及びオフセット-接地データ記憶(BOGS)方式SRAMセルの構成

A 0.5V Single Power Supply Operated High-Speed Boosted and Offset-Grounded Data Storage(BOGS) SRAM Cell Architecture.

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=98A0083600&COPY=1") }}
このテーマを更に深掘りする（JDreamⅢへ） {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=98A0083600&from=J-GLOBAL&jstjournalNo=W0516A") }}

著者 (4件)： , , ,
資料名：
巻： 5 号： 4 ページ： 377-387 発行年： 1997年12月
JST資料番号： W0516A ISSN： 1063-8210 CODEN： ITCOB4 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

標記方式の,0.5V/100MHz/5mW以下で動作する,1...

,...

このテーマを更に深掘りする（JDreamⅢへ） {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=98A0083600&from=J-GLOBAL&jstjournalNo=W0516A") }}

半導体集積回路

, , , , ,

前のページに戻る