文献

J-GLOBAL ID：200902182836994488   整理番号：00A0892954

伝送線路を用いたオンチップGHzクロック分配手法

On-Chip Multi-GHz Clocking with Transmission Lines.

著者 (8件)： 安生健一朗 (NEC シリコンシステム研) ,  水野正之 (NEC シリコンシステム研) ,  住能和 (NEC情報システムズ) ,  深石宗生 (NEC シリコンシステム研) ,  若林整 (NEC シリコンシステム研) ,  最上徹 (NEC シリコンシステム研) ,  堀内忠彦 (NEC) ,  山品正勝 (NEC シリコンシステム研)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 100  号： 265(ED2000 110-123)  ページ： 29-36  発行年： 2000年08月24日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 1GHzを超える高い周波数で動作するマイクロプロセッサに,ク...

シソーラス用語： *マイクロプロセッサ ,...

   このテーマを更に深掘りする（JDreamⅢへ）  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=00A0892954&from=J-GLOBAL&jstjournalNo=S0532B") }}

分類 (1件)： 汎用演算制御装置  (JC04020N)

タイトルに関連する用語 (5件)： 伝送線路 ,  オンチップ ,  GHz ,  クロック分配 ,  手法