文献

J-GLOBAL ID：200902187603315191   整理番号：95A0612630

DSPの低電力省面積技術

Low-power, area-saving design techniques for signal processors.

著者 (9件)： 泉川正則 (NEC) ,  井倉裕之 (NEC) ,  古田浩一朗 (NEC) ,  伊藤浩 (NEC) ,  若林整 (NEC) ,  中島謙 (NEC) ,  最上徹 (NEC) ,  堀内忠彦 (NEC) ,  山品正勝 (NEC)
資料名： 電子情報通信学会大会講演論文集  (電子情報通信学会ソサイエティ大会講演論文集)
巻： 1995  号： Sogo Pt 5  ページ： 288-289  発行年： 1995年03月 
JST資料番号： G0508A  ISSN： 1349-1369  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 低消費電力とスループット向上の要求に対処するためには,電源電...

シソーラス用語： 加算器 ,...
準シソーラス用語： *DSP【プロセッサ】

   このテーマを更に深掘りする（JDreamⅢへ）  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=95A0612630&from=J-GLOBAL&jstjournalNo=G0508A") }}

分類 (1件)： 専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (3件)： DSP ,  低電力 ,  面積