文献

J-GLOBAL ID：200902203800789451   整理番号：03A0310796

基板浮遊効果を抑制したゲート長60nm薄膜SOI-MOSFET

著者 (9件)： 山上滋春 (NEC シリコン研) ,  KOH R (NEC シリコン研) ,  LEE J-W (NEC シリコン研) ,  若林整 (NEC シリコン研) ,  斎藤幸重 (NEC R&Dサポートセンター) ,  小椋厚志 (NEC シリコン研) ,  新井浩一 (NEC R&Dサポートセンター) ,  武村久 (NEC シリコン研) ,  最上徹 (NEC シリコン研)
資料名： 応用物理学関係連合講演会講演予稿集  (Extended Abstracts. Spring Meeting. Japan Society of Applied Physics and Related Societies)
巻： 50th  号： 2  ページ： 823  発行年： 2003年03月27日 
JST資料番号： Y0054A  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

シソーラス用語： *SOI構造 ,...

   このテーマを更に深掘りする（JDreamⅢへ）  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=03A0310796&from=J-GLOBAL&jstjournalNo=Y0054A") }}

分類 (2件)： トランジスタ  (NC03070N) ,  固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (5件)： 基板浮遊効果 ,  ゲート長 ,  薄膜 ,  SOI ,  MOSFET