文献

J-GLOBAL ID：200902209266514989   整理番号：06A0148245

Siトンネリング選択成長によるせり上げSDE構造を持つSub-10-nm CMOSデバイス

Improved Sub-10-nm CMOS Devices with Elevated Source/Drain Extensions by Tunneling Si-Selective-Epitaxial-Growth

著者 (9件)： 若林整 (NEC システムデバイス研) ,  辰巳徹 (NEC システムデバイス研) ,  五十嵐信行 (NEC システムデバイス研) ,  忍田真希子 (NEC システムデバイス研) ,  川本英明 (NECエレクトロニクス) ,  池沢延幸 (NECエレクトロニクス) ,  池沢健夫 (NEC情報システムズ) ,  山本豊二 (NEC システムデバイス研) ,  羽根正巳 (NEC システムデバイス研)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 105  号： 541(SDM2005 224-235)  ページ： 9-12  発行年： 2006年01月13日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： Sub-10-nm平面バルク型MOSFETに関して,反転ソー...

シソーラス用語： *MOSFET ,...
準シソーラス用語： SDE構造 ,...

   このテーマを更に深掘りする（JDreamⅢへ）  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=06A0148245&from=J-GLOBAL&jstjournalNo=S0532B") }}

分類 (2件)： 半導体集積回路  (NC03162T) ,  半導体薄膜  (BK14040E)

引用文献 (13件)：

• FRIED, D. M. IEDM Tech. Dig., 2004. 2004, 261-264
• CHANG, Leland. Symp. VLSI Tech., 2005. 2005, 128-129
• BOEUF, F. Symp. VLSI Tech., 2005. 2005, 130-131
• WAKABAYASHI, H. T-ED. 2002, 49, 1, 89-95
• BOEUF, F. IEDM Tech. Dig., 2004. 2004, 425-428

タイトルに関連する用語 (6件)： Si ,  トンネリング ,  選択成長 ,  せり上げ ,  CMOS ,  デバイス