文献

J-GLOBAL ID：200902226822717160   整理番号：06A0168330

1セル当たり2ビットの動作を行うシリコンナノ結晶メモリーにおける読み出しスキームに対するドレイン誘起の障壁低下の効果

Impact of Drain Induced Barrier Lowering on Read Scheme in Silicon Nanocrystal Memory with Two-Bit-per-Cell Operation

著者 (5件)： PARK Sangsu (Univ. Tokyo, Tokyo, JPN) ,  PARK Sangsu (Dongguk Univ., Seoul, KOR) ,  IM Hyunsik (Dongguk Univ., Seoul, KOR) ,  KIM Ilgweon (Univ. Tokyo, Tokyo, JPN) ,  HIRAMOTO Toshiro (Univ. Tokyo, Tokyo, JPN)
資料名： Japanese Journal of Applied Physics. Part 1. Regular Papers, Short Notes & Review Papers  (Japanese Journal of Applied Physics. Part 1. Regular Papers, Short Notes & Review Papers)
巻： 45  号： 2A  ページ： 638-642  発行年： 2006年02月15日 
JST資料番号： G0520B  ISSN： 0021-4922  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 1セル当たり2ビットの動作を行うシリコンナノ結晶メモリーにお...

シソーラス用語： *ケイ素 ,...
準シソーラス用語： しきい電圧

   このテーマを更に深掘りする（JDreamⅢへ）  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=06A0168330&from=J-GLOBAL&jstjournalNo=G0520B") }}

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (8件)： セル ,  ビット ,  シリコンナノ結晶 ,  メモリー ,  スキーム ,  ドレイン ,  誘起 ,  障壁