文献

J-GLOBAL ID：200902247731809787   整理番号：07A1127357

IDDQテスト用の近接配線ペアリスト生成の高速化手法

Method of extracting pairs of adjacent wires for diagnosing bridging faults based on IDDQ testing

著者 (6件)： 末光啓一 (ルネサスデザイン) ,  伊藤俊明 (ルネサス テクノロジ 製品技術本部) ,  金本俊幾 (ルネサス テクノロジ 製品技術本部) ,  寺井正幸 (大阪学院大 情報) ,  小谷憲 (ルネサス テクノロジ 製品技術本部) ,  澤田茂穂 (ルネサスデザイン)
資料名： 情報処理学会シンポジウム論文集  (情報処理学会ワークショップ論文集)
巻： 2007  号： 7  ページ： 215-220  発行年： 2007年08月29日 
JST資料番号： Y0978B  ISSN： 1344-0640  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： IDDQテストでのブリッジ故障故障候補の絞込みのために,異物...

シソーラス用語： *故障検出 ,...
準シソーラス用語： *IDDQテスト ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A1127357&from=J-GLOBAL&jstjournalNo=Y0978B") }}

分類 (3件)： 信頼性  (KB04040H) ,  CAD,CAM  (JE10000A) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： テスト ,  リスト ,  高速化 ,  手法