文献

J-GLOBAL ID：200902265077653525   整理番号：06A1014510

基板-バイアス制御を有する多重ゲートMOSFETの設計指針

Design Guideline of Multi-Gate MOSFETs With Substrate-Bias Control

著者 (2件)： NAGUMO Toshiharu (Univ. Tokyo, Tokyo, JPN) ,  HIRAMOTO Toshiro (Univ. Tokyo, Tokyo, JPN)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 53  号： 12  ページ： 3025-3031  発行年： 2006年12月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 短チャネル効果に対する耐性と大きな母体因子γを有する多重ゲー...

シソーラス用語： *MOSFET ,...
準シソーラス用語： ダイ ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=06A1014510&from=J-GLOBAL&jstjournalNo=C0222A") }}

分類 (3件)： トランジスタ  (NC03070N) ,  集積回路一般  (NC03161C) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (4件)： バイアス ,  多重ゲート ,  MOSFET ,  設計指針