文献

J-GLOBAL ID：200902286814591002   整理番号：03A0687026

Sub-50-nm CMOSデバイス技術

Sub-50-nm CMOS Device Technologies

著者 (4件)： 若林整 (NEC シリコンシステム研) ,  竹内潔 (NEC シリコンシステム研) ,  山本豊二 (NEC シリコンシステム研) ,  最上徹 (NEC シリコンシステム研)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 103  号： 262(ICD2003 66-79)  ページ： 57-61  発行年： 2003年08月22日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 高性能sub-50-nm CMOSデバイスを急峻なhalo構...

シソーラス用語： *CMOS構造 ,...
準シソーラス用語： halo構造 ,...

   このテーマを更に深掘りする（JDreamⅢへ）  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=03A0687026&from=J-GLOBAL&jstjournalNo=S0532B") }}

分類 (1件)： 固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (2件)： CMOS ,  デバイス