半導体装置および半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：丸山隆夫
公報種別：再公表公報
出願番号（国際出願番号）：JP2006325465
公開番号（公開出願番号）：WO2007-077748
出願日： 2006年12月21日
公開日（公表日）： 2007年07月12日
要約：

せり上げ領域を有するMOSトランジスタにおいて、応力具有膜によって与えられる歪み量を増加し、駆動力を増加できる半導体装置および半導体装置の製造方法を提供する。シリコン基板に素子分離領域102、ゲート絶縁膜103、ゲート電極104、エクステンション105、側壁絶縁膜106を形成する。その後、せり上げ領域107を形成し、ソース・ドレイン108、シリサイド層109を形成する。次に側壁絶縁膜106をエッチングし、せり上げ領域107との間に間隔を設け、個々に応力具有膜110を埋め込む。

請求項（抜粋）：

半導体基板の主面に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の側面に形成された側壁絶縁膜と、前記ゲート電極を挟んで形成されたソース・ドレイン領域を有し、前記ゲート電極と側面絶縁膜を挟んで半導体基板の主面より上方にソース・ドレイン領域が伸びた、せり上げ領域を備え、前記ゲート電極と側壁絶縁膜を内包し、前記せり上げ領域に隣接する位置まで伸びた応力具有膜を備え、前記側壁絶縁膜と前記せり上げ領域は接していなく間隔を有し、ここに前記応力具有膜が埋め込まれていることを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 , H01L 21/28 , H01L 29/417

FI (5件)：

H01L29/78 301N , H01L29/78 301Q , H01L29/78 301S , H01L21/28 A , H01L29/50 M

Fターム (58件)：

4M104AA01 , 4M104AA02 , 4M104AA10 , 4M104BB01 , 4M104BB20 , 4M104BB21 , 4M104BB22 , 4M104BB25 , 4M104BB28 , 4M104CC01 , 4M104DD02 , 4M104DD28 , 4M104DD84 , 4M104DD91 , 4M104EE05 , 4M104EE09 , 4M104EE16 , 4M104EE17 , 4M104FF06 , 4M104FF14 , 4M104FF26 , 4M104GG09 , 4M104HH20 , 5F140AA01 , 5F140AC28 , 5F140BA01 , 5F140BA20 , 5F140BF11 , 5F140BF18 , 5F140BG08 , 5F140BG09 , 5F140BG12 , 5F140BG14 , 5F140BG37 , 5F140BG52 , 5F140BG53 , 5F140BG54 , 5F140BH06 , 5F140BH07 , 5F140BH14 , 5F140BH27 , 5F140BH49 , 5F140BJ08 , 5F140BJ11 , 5F140BJ15 , 5F140BJ23 , 5F140BK02 , 5F140BK09 , 5F140BK13 , 5F140BK18 , 5F140BK21 , 5F140BK25 , 5F140CA03 , 5F140CB04 , 5F140CC08 , 5F140CC12 , 5F140CC13 , 5F140CF04

前のページに戻る