半導体装置及びその製造方法

発明者： , , , , , , , ,
出願人/特許権者：
代理人 (3件)：宮崎昭夫 , 石橋政幸 , 緒方雅昭
公報種別：再公表公報
出願番号（国際出願番号）：JP2005012338
公開番号（公開出願番号）：WO2006-006438
出願日： 2005年07月04日
公開日（公表日）： 2006年01月19日
要約：

本発明は、基体平面から突起した突起半導体層と、突起半導体層を跨ぐように形成されたゲート電極と、ゲート電極と突起半導体層の間のゲート絶縁膜と、突起半導体層に設けられたソース/ドレイン領域を有するFin型電界効果トランジスタ(FET)を備えた半導体装置であって、半導体基板上に、Fin型FETを有する素子形成領域と、この素子形成領域を他の素子形成領域と分離するために半導体基板に設けられたトレンチ及びそのトレンチ内の素子分離絶縁膜とを有し、前記素子形成領域は、前記トレンチの底面よりも浅く半導体基板の上面より掘り下げられた浅い基板平面と、この基板平面に対して突起し且つ半導体基板の一部で形成された半導体凸部と、前記の浅い基板平面上の絶縁膜とを有し、前記半導体凸部の当該絶縁膜から突起した部分でFin型FETの突起半導体層が形成されている半導体装置に関する。

請求項（抜粋）：

基体平面に対して上方に突起した突起半導体層と、この突起半導体層を跨ぐようにその上部から相対する両側面上に延在するゲート電極と、このゲート電極と前記突起半導体層の間に介在するゲート絶縁膜と、前記突起半導体層に設けられた一対のソース/ドレイン領域を有するFin型電界効果トランジスタを備えた半導体装置であって、半導体基板上に、少なくとも1つのFin型電界効果トランジスタを有する素子形成領域と、当該素子形成領域を他の素子形成領域と分離するために当該半導体基板に設けられたトレンチ及びそのトレンチ内に設けられた素子分離絶縁膜とを有し、前記素子形成領域は、前記トレンチの底面よりも浅く前記半導体基板の上面より掘り下げられた浅い基板平面と、当該基板平面に対して突起し且つ前記半導体基板の一部で形成された半導体凸部と、前記の浅い基板平面上に設けられた絶縁膜とを有し、前記半導体凸部の当該絶縁膜に対して突起した部分で前記Fin型電界効果トランジスタの突起半導体層が形成されていることを特徴とする半導体装置。

IPC (5件)：

H01L 29/78 , H01L 21/823 , H01L 27/092 , H01L 27/088 , H01L 27/08

FI (5件)：

H01L29/78 301X , H01L27/08 321B , H01L27/08 321C , H01L27/08 102B , H01L27/08 331A

Fターム (59件)：

5F048AA01 , 5F048AC01 , 5F048AC03 , 5F048BA01 , 5F048BA19 , 5F048BB03 , 5F048BB05 , 5F048BB08 , 5F048BB11 , 5F048BB12 , 5F048BC06 , 5F048BC18 , 5F048BD01 , 5F048BD04 , 5F048BD06 , 5F048BD10 , 5F048BE03 , 5F048BF15 , 5F048BF16 , 5F048BG13 , 5F048DA23 , 5F048DA25 , 5F048DA27 , 5F140AA39 , 5F140AB01 , 5F140AB03 , 5F140AC26 , 5F140BA01 , 5F140BB05 , 5F140BC15 , 5F140BF04 , 5F140BF11 , 5F140BF18 , 5F140BF42 , 5F140BF47 , 5F140BF60 , 5F140BG08 , 5F140BG12 , 5F140BG14 , 5F140BG28 , 5F140BG38 , 5F140BG51 , 5F140BG53 , 5F140BH02 , 5F140BH14 , 5F140BH15 , 5F140BH35 , 5F140BJ08 , 5F140BJ27 , 5F140BK02 , 5F140BK14 , 5F140BK21 , 5F140BK25 , 5F140BK34 , 5F140CB04 , 5F140CE07 , 5F140CE20 , 5F140CF04 , 5F140CF05

前のページに戻る