半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (5件)：棚井澄雄 , 森隆一郎 , 渡辺浩史 , 宮川壮輔 , 松尾直樹
公報種別：再公表公報
出願番号（国際出願番号）：JP2006312407
公開番号（公開出願番号）：WO2006-137437
出願日： 2006年06月21日
公開日（公表日）： 2006年12月28日
要約：

ゲート電極504の周囲のライナー506を等方的にエッチングし、それにより形成された空洞に自己整合的選択成長シリコン膜508を成長させることにより、ゲート絶縁膜503よりも高いソース・ドレインエクステンション領域508と同時にソース・ドレイン領域509を形成する。さらに、ゲート側壁507を除去した後、イオン注入技術によりソース・ドレインエクステンション領域508をCMOSで形成する。これにより、寄生抵抗の増大を招くことなく、短チャネル化を実現するMISFET半導体装置が提供される。

請求項（抜粋）：

シリコン基板と、前記シリコン基板の表面に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記ゲート電極の側壁を覆うゲート電極側壁と、前記ゲート電極側壁と前記シリコン基板の間に形成されたシリコン膜と、からなり、前記シリコン膜は少なくとも前記ゲート絶縁膜よりも上方に及ぶ膜厚を有しているMISFET(Metal-Insulator-Silicon Field Effect Transistor:金属-絶縁膜-シリコン型電界効果トランジスタ)半導体装置。

IPC (4件)：

H01L 29/78 , H01L 21/823 , H01L 27/092 , H01L 21/336

FI (3件)：

H01L29/78 301S , H01L27/08 321E , H01L29/78 301L

Fターム (63件)：

5F048AA08 , 5F048AC03 , 5F048BA01 , 5F048BA14 , 5F048BB06 , 5F048BB07 , 5F048BB08 , 5F048BB11 , 5F048BB12 , 5F048BC01 , 5F048BC06 , 5F048BC15 , 5F048BD04 , 5F048BE03 , 5F048BF06 , 5F048BF16 , 5F048BG13 , 5F048DA25 , 5F048DA27 , 5F048DA30 , 5F140AA05 , 5F140AA10 , 5F140AA21 , 5F140AB03 , 5F140BA01 , 5F140BC06 , 5F140BD09 , 5F140BF04 , 5F140BF11 , 5F140BF18 , 5F140BG10 , 5F140BG12 , 5F140BG14 , 5F140BG27 , 5F140BG30 , 5F140BG34 , 5F140BG38 , 5F140BG45 , 5F140BG52 , 5F140BG53 , 5F140BG54 , 5F140BG58 , 5F140BH06 , 5F140BH15 , 5F140BH27 , 5F140BH35 , 5F140BJ08 , 5F140BJ11 , 5F140BJ27 , 5F140BK03 , 5F140BK13 , 5F140BK18 , 5F140BK21 , 5F140BK22 , 5F140BK25 , 5F140BK29 , 5F140BK34 , 5F140BK39 , 5F140CB04 , 5F140CB08 , 5F140CC03 , 5F140CC12 , 5F140CF04

引用特許：

出願人引用 (2件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2001-362704 出願人：株式会社東芝
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平10-259777 出願人：三菱電機株式会社

前のページに戻る