フィン型電界効果トランジスタを有する半導体装置

発明者： , , , , , , , , ,
出願人/特許権者：
代理人 (3件)：宮崎昭夫 , 石橋政幸 , 緒方雅昭
公報種別：再公表公報
出願番号（国際出願番号）：JP2004012385
公開番号（公開出願番号）：WO2005-022637
出願日： 2004年08月27日
公開日（公表日）： 2005年03月10日
要約：

n型電界効果トランジスタおよびp型電界効果トランジスタとを含む半導体装置であって、n型電界効果トランジスタを構成する突起状半導体領域の結晶方位は、その基板と平行な面が実質上{100}面であり、その側面が実質上前記{100}面と直交する{100}面であり、p型電界効果トランジスタを構成する突起状半導体領域の結晶方位は、その基板と平行な面が実質上{100}面であり、その側面が実質上前記{100}面と直交する{110}面である、という条件を満足する半導体装置とする。

請求項（抜粋）：

側面にチャネルを形成する突起状の半導体領域と、少なくとも該側面上に絶縁膜を介して設けられたゲート電極と、該ゲート電極をはさむように半導体領域内に形成されたソース領域およびドレイン領域と、を備えたn型電界効果トランジスタおよびp型電界効果トランジスタとを含む半導体装置であって、該n型電界効果トランジスタを構成する突起状半導体領域の結晶方位は、その基板と平行な面が実質上{100}面であり、その側面が実質上該{100}面と直交する{100}面であり、該p型電界効果トランジスタを構成する突起状半導体領域の結晶方位は、その基板と平行な面が実質上{100}面である、という条件を満足する半導体装置。

IPC (6件)：

H01L 21/823 , H01L 27/092 , H01L 27/08 , H01L 29/786 , H01L 29/423 , H01L 29/49

FI (7件)：

H01L27/08 321B , H01L27/08 331E , H01L29/78 613A , H01L29/78 618C , H01L29/78 620 , H01L29/58 G , H01L27/08 321C

Fターム (72件)：

4M104AA09 , 4M104BB01 , 4M104BB04 , 4M104BB13 , 4M104BB14 , 4M104BB16 , 4M104BB17 , 4M104BB18 , 4M104BB20 , 4M104BB21 , 4M104BB22 , 4M104BB29 , 4M104BB30 , 4M104BB32 , 4M104BB33 , 4M104BB36 , 4M104CC05 , 4M104DD43 , 4M104DD63 , 4M104FF03 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 5F048AC03 , 5F048BA01 , 5F048BA10 , 5F048BA14 , 5F048BA16 , 5F048BB01 , 5F048BB05 , 5F048BB08 , 5F048BB09 , 5F048BB11 , 5F048BB12 , 5F048BC01 , 5F048BD01 , 5F048BD02 , 5F048BD06 , 5F048BD09 , 5F110AA01 , 5F110BB04 , 5F110CC02 , 5F110DD01 , 5F110DD03 , 5F110DD04 , 5F110DD05 , 5F110DD13 , 5F110EE01 , 5F110EE02 , 5F110EE04 , 5F110EE05 , 5F110EE08 , 5F110EE09 , 5F110EE14 , 5F110EE22 , 5F110EE45 , 5F110FF01 , 5F110FF02 , 5F110FF04 , 5F110FF09 , 5F110FF23 , 5F110GG01 , 5F110GG02 , 5F110GG03 , 5F110GG12 , 5F110GG17 , 5F110GG22 , 5F110GG30 , 5F110GG35 , 5F110GG52 , 5F110QQ11 , 5F110QQ17

前のページに戻る