特許
J-GLOBAL ID：200903039286445500
演算システム
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
木村 満
公報種別：公開公報
出願番号（国際出願番号）：特願2001-401462
公開番号（公開出願番号）：特開2003-198362
出願日： 2001年12月28日
公開日（公表日）： 2003年07月11日
要約：
【要約】【課題】 汎用のCPUを用いることなく、複数のプログラムモジュールからなる大規模プログラムの効率的な実行をハードウェアで直接的に実現する。【解決手段】 ゲートアレイ43は、シフトレジスタ40に指定されたFPGAデータメモリに記憶されたFPGAデータモジュールに従ってハードウェア的に演算を行う。このFPGAデータメモリに記憶されたモジュールが他のモジュールを呼び出すものであることが呼び出し検出部44によって検出されると、フリップフロップ43bに保持された演算の途中結果のデータが退避スタック45に退避され、呼び出し先のモジュールに渡す引数が引数受け渡し部46に一時保存される。その後、呼び出し先のモジュールを記憶したFPGAデータメモリをシフトレジスタ40に指定させ、呼び出し元のモジュールに復帰する際には、退避スタック45に退避されたデータがフリップフロップ43bに書き戻される。
請求項（抜粋）：
ルックアップテーブルを含んだ複数のプログラムモジュールを各々記憶する複数のプログラム記憶手段と、各前記プログラム記憶手段のいずれかを選択する選択手段と、複数の論理回路を含み、前記選択手段に選択されたプログラム記憶手段に記憶されているプログラムモジュール中の命令に従った信号を前記複数の論理回路の1以上に入力することで、該プログラムモジュールに応じた演算を実行する論理演算手段と、を備えることを特徴とする演算システム。
IPC (3件)：
H03K 19/177
, G06F 9/40 310
, G06F 9/54
H03K 19/177
, G06F 9/40 310 B
, G06F 9/06 640 B
5B033EA01
, 5B033EA02
, 5B076EB02
, 5J042BA03
, 5J042BA11
, 5J042CA15
, 5J042DA01
, 5J042DA04
