特許
J-GLOBAL ID：200903055914440933
半導体集積回路装置及びその製法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
田中 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平5-082710
公開番号（公開出願番号）：特開平6-275637
出願日： 1993年03月17日
公開日（公表日）： 1994年09月30日
要約：
【要約】【目的】 半導体基板上にゲ-ト絶縁膜とゲ-ト電極とがそれらの順に積層されている構成を有する積層体が形成され、上記半導体基板内に上記積層体をマスクとするイオン打込処理によって低濃度ソ-ス領域及び低濃度ドレイン領域が形成され、上記積層体の両側面上にスペ-サ用絶縁膜が形成され、上記半導体基板内に上記積層体及び上記スペ-サ用絶縁膜をマスクとするイオン打込処理によって高濃度ソ-ス領域及び高濃度ドレイン領域が形成されている構成を有するMIS電界効果トランジスタを有し、上記半導体基板上に上記MIS電界効果トランジスタを覆って延長している層間絶縁膜が形成されている半導体集積回路装置において、上記層間絶縁膜からの水分を上記スペ-サ用絶縁膜を介して上記ゲ-ト絶縁膜に到達させないようにする。【構成】 上記スペ-サ用絶縁膜を、電子サイクロトロン共鳴プラズマCVD法に形成された、内部に点欠陥を有する絶縁膜でなるものとする。
請求項（抜粋）：
MIS電界効果トランジスタを形成している半導体基板を有し、上記MIS電界効果トランジスタが、(a)上記半導体基板の主面上に局部的に形成されている、ゲ-ト絶縁膜とゲ-ト電極層とがそれらの順に積層されている構成を有する積層体と、(b)上記積層体の両側面上に上記半導体基板と連接してそれぞれ形成されている第1及び第2のスペ-サ用絶縁膜と、(c)上記半導体基板内に、その主面側において、上記第1及び第2のスペ-サ用絶縁膜下の位置からそれぞれ上記第2及び第1のスペ-サ絶縁膜側に局部的に延長して形成され、且つ導電型を与える不純物を比較的低い濃度で導入している低濃度ソ-ス領域及び低濃度ドレイン領域と、(d)上記半導体基板内に、その主面側において、上記低濃度ソ-ス領域及び低濃度ドレイン領域と上記低濃度ドレイン領域及び低濃度ソ-ス領域側とは反対側でそれぞれ連接し、且つそれら連接位置から上記低濃度ドレイン領域及び低濃度ソ-ス領域側とは反対側に延長して形成されているとともに、上記不純物と同じ導電型を与える不純物を比較的高い濃度に導入している高濃度ソ-ス領域及び高濃度ドレイン領域とを有し、上記半導体基板上に、層間絶縁膜が、上記MIS電界効果トランジスタを覆って形成されている半導体集積回路装置において、上記第1及び第2のスペ-サ用絶縁膜が、内部に点欠陥を有する絶縁膜でなることを特徴とする半導体集積回路装置。
IPC (2件)：
H01L 21/336
, H01L 29/784
H01L 29/78 301 P
, H01L 29/78 301 L
