せり上げ素子分離構造を有する半導体装置及びその製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (3件)：金田暢之 , 伊藤克博 , 石橋政幸
公報種別：公開公報
出願番号（国際出願番号）：特願2002-332240
公開番号（公開出願番号）：特開2004-165566
出願日： 2002年11月15日
公開日（公表日）： 2004年06月10日
要約：

【課題】本発明は、後工程でうけるアンテナダメージ耐性、ゲートリーク電流、TDDB特性、Vsub(基板電位)によるVth(しきい電圧)制御性等の特性に優れた半導体装置を提供することを目的とする。【解決手段】せり上げ素子分離構造のSOI基板を用いた半導体装置であって、チャネルの電流方向に直交しゲート電極を含む断面において、素子分離領域と接する端部に、素子中央側から素子分離端に向けて、前記ゲート絶縁膜の厚さが次第に厚くなっているバーズビーク部を有することを特徴とする半導体装置。【選択図】図1

請求項（抜粋）：

ベース半導体層上に形成された埋め込み絶縁膜と、この埋め込み絶縁膜に達する素子分離膜と、この素子分離膜により区画され、前記埋め込み絶縁膜上に位置する半導体活性層と、この半導体活性層上の一部に設けられたゲート絶縁膜と、このゲート絶縁膜を介して、前記半導体活性層と対向して設けられたゲート電極とを有する半導体装置であって、前記素子分離膜は、その上面が前記ゲート絶縁膜面より基板からみて上方にあるせり上げ素子分離構造であり、チャネルの電流方向に直交しゲート電極を含む断面において、素子分離膜と接する端部の少なくとも一部に、素子中央側から素子分離膜側端に向けて、前記ゲート絶縁膜の厚さが次第に厚くなっているバーズビーク部を有することを特徴とする半導体装置。

IPC (5件)：

H01L21/336 , H01L21/316 , H01L21/76 , H01L21/762 , H01L29/786

FI (10件)：

H01L29/78 617S , H01L21/316 S , H01L29/78 618C , H01L29/78 621 , H01L29/78 617L , H01L29/78 617V , H01L21/76 D , H01L21/76 L , H01L21/76 S , H01L29/78 623Z

Fターム (61件)：

5F032AA06 , 5F032AA07 , 5F032AA34 , 5F032AA44 , 5F032AA45 , 5F032AA46 , 5F032AA49 , 5F032AA54 , 5F032AA77 , 5F032BA01 , 5F032BB01 , 5F032CA07 , 5F032DA02 , 5F032DA04 , 5F032DA23 , 5F032DA24 , 5F032DA33 , 5F032DA53 , 5F058BA20 , 5F058BC02 , 5F058BF52 , 5F058BF62 , 5F058BJ04 , 5F110AA06 , 5F110AA08 , 5F110AA22 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110EE01 , 5F110EE02 , 5F110EE04 , 5F110EE05 , 5F110EE08 , 5F110EE09 , 5F110EE14 , 5F110EE22 , 5F110EE31 , 5F110EE45 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF12 , 5F110FF23 , 5F110FF36 , 5F110GG02 , 5F110GG12 , 5F110GG22 , 5F110GG25 , 5F110GG28 , 5F110GG29 , 5F110GG39 , 5F110GG58 , 5F110GG60 , 5F110NN02 , 5F110NN62 , 5F110NN65 , 5F110QQ01 , 5F110QQ17 , 5F110QQ19

引用特許：

審査官引用 (4件)

自己整合されたコンタクトおよびフィールド絶縁物を伴ったトランジスタおよび該トランジスタのための製造プロセス
公報種別：公表公報出願番号：特願平10-502458 出願人：コミツサリアタレネルジーアトミーク
半導体集積回路装置の配線接続構造及びその製造方法
公報種別：公開公報出願番号：特願平7-183625 出願人：新日本製鐵株式会社
半導体装置の製造方法
公報種別：公開公報出願番号：特願平8-059788 出願人：株式会社東芝

全件表示

前のページに戻る