特許
J-GLOBAL ID：201103002544524387
半導体装置の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
山川 政樹 (外1名)
公報種別：特許公告
出願番号（国際出願番号）：特願昭63-240932
公開番号（公開出願番号）：特開平2-090526
出願日： 1988年09月28日
公開日（公表日）： 1990年03月30日
請求項（抜粋）：
【請求項1】半導体基板上に電極配線を形成し、この電極配線上に絶縁膜を堆積する工程と、この絶縁膜上にレジストを塗布し、リソグラフィ工程により所定の前記電極配線上の台形状の絶縁膜上に前記台形状絶縁膜の幅より小さな幅の溝レジストパターンを形成する工程と、前記レジストパターンをマスクとして前記電極配線の表面が露出するまで前記絶縁膜をエッチングする工程と、前記レジストパターンを除去した後、前記電極配線上に残った凸状の絶縁膜をエッチングしながら絶縁膜を堆積する工程とを有することを特徴とする半導体装置の製造方法。
IPC (1件)：
FI (1件)：
前のページに戻る
