文献

J-GLOBAL ID：201202218323357911   整理番号：12A0424269

バルクMOSFETsを超える真性チャネル完全空乏化SOI MOSFETの統計的優位性

Statistical Advantages of Intrinsic Channel Fully Depleted SOI MOSFETs over Bulk MOSFETs

著者 (5件)： HIRAMOTO Toshiro (Univ. Tokyo) ,  KUMAR Anil (Univ. Tokyo) ,  MIZUTANI Tomoko (Univ. Tokyo) ,  NISHIMURA Jun (Univ. Tokyo) ,  SARAYA Takuya (Univ. Tokyo)
資料名： Proceedings of the IEEE Custom Integrated Circuits Conference  (Proceedings of the IEEE Custom Integrated Circuits Conference)
巻： 2011  ページ： 70-73  発行年： 2011年 
JST資料番号： H0843A  ISSN： 0886-5930  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 将来のスケーリングしたMOS FETでは,デバイス特性のランダムばらつきが最も深刻な課題の一つである。閾値電圧(V_th)ばらつきの主な原因は無秩序ドーパントばらつき(RDF)である。本研究では,65nm技術を使用したデバイスマトリックスアレイ(DMA)TEGを使用して,真性チャネル完全空乏化(FD)SOI MOSFETsを製作し,それらのばらつきを,チャネルドーピングが2×10¹⁸cm^-3の従来のバルクMOSFETsと比較した。FD SOI MOSFETsでは,V_thの変動と同様にドレイン誘起バリア低下(DIBL)と電流-開始電圧(COV)変動,さらにランダムテレグラフノイズ(RTN)を抑えることができた。この理由を実験結果と3Dデバイスシミュレーションをもとに比較検討している。

シソーラス用語： *SOI構造 ,  *MOSFET ,  統計的推定 ,  ドーパント ,  分散【dispersion】 ,  不純物分布 ,  *空乏層 ,  閾値 ,  電圧 ,  電流電圧特性 ,  電位分布 ,  閾値電圧

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (6件)： バルク ,  チャネル ,  SOI ,  MOSFET ,  統計 ,  優位性