特許

J-GLOBAL ID：201203033694924979

半導体装置

発明者： 梅谷 和弘
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 名古屋国際特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2010-132254
公開番号（公開出願番号）：特開2011-259622
出願日： 2010年06月09日
公開日（公表日）： 2011年12月22日
要約：

【課題】基板を貫通して基板に固定する半導体素子を備えた半導体装置において、サージおよびノイズを低減させる【解決手段】基板Bの表面上には、コンデンサC1,C2,Caとスイッチ素子S1,S2が実装され、スイッチ素子S1のドレイン端子Td1とコンデンサC1,Caの一端を出力端子Toに接続するための配線W1と、スイッチ素子S2のソース端子Ts2とコンデンサC1,C2,Caの他端をグランド端子GNDに接続するための配線W2が形成される。配線W2において、コンデンサCaの他端の近傍に、基板Bの表面から裏面に貫通して、基板Bの表面と裏面とを電気的に接続するヴィアVA1が形成される。基板Bの裏面上には、ヴィアVA1の形成箇所を一端としスイッチ素子S2のソース端子Ts2を他端として、スイッチ素子S1,S2の端子周りに形成される絶縁領域を迂回するようにして設けられた配線W5が形成される。【選択図】図1

請求項（抜粋）：

基板上に半導体素子が設けられる半導体装置であって、 前記基板を貫通して設置される第1端子と、前記第1端子とは異なる第2端子とを有し、前記第1端子と前記第2端子との間を、電気的に絶縁した状態、および電気的に導通した状態の何れか一方に切り換える第1半導体スイッチ素子と、 前記第2端子と電気的に接続される第3端子と、グランドに接続されるとともに前記基板を貫通して設置される第4端子とを有し、前記第3端子と前記第4端子との間を、電気的に絶縁した状態、および電気的に導通した状態の何れか一方に切り換える第2半導体スイッチ素子と、 一端が前記第1端子に接続されるとともに他端が前記第4端子に接続される第1コンデンサと、 一端が前記第1端子に接続されるとともに他端が前記第4端子に接続され、前記第1コンデンサよりも静電容量が小さい表面実装型の第2コンデンサとを備え、 前記第1端子から前記第2コンデンサを通って前記第4端子に至る第1電流経路は、前記第1端子から前記第1コンデンサを通って前記第4端子に至る第2電流経路よりも、前記第1半導体スイッチ素子および前記第2半導体スイッチ素子から近くなるように形成され、 前記第1電流経路上において、前記基板を貫通して前記基板の表面側と裏面側とを電気的に接続するヴィアが設けられ、 前記基板において、前記第1電流経路が形成されている面とは反対側の面上に、前記第1半導体スイッチ素子および前記第2半導体スイッチ素子の周辺の絶縁領域を囲むようにして、前記ヴィアから前記第1端子または前記第4端子に至る第3電流経路が形成される ことを特徴とする半導体装置。

IPC (2件)：

H02M 3/155 ,  H02M 7/48

FI (3件)：

H02M3/155 Z ,  H02M3/155 E ,  H02M7/48 Z

Fターム (13件)：

5H007BB06 ,  5H007CA02 ,  5H007CB02 ,  5H007CB05 ,  5H007HA03 ,  5H730AA02 ,  5H730AS08 ,  5H730BB13 ,  5H730BB14 ,  5H730DD04 ,  5H730ZZ04 ,  5H730ZZ09 ,  5H730ZZ11