特許
J-GLOBAL ID：201403019056056856
半導体装置の製造方法及び半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
山川 政樹
, 山川 茂樹
公報種別：特許公報
出願番号（国際出願番号）：特願2007-508182
特許番号：特許第5395354号
出願日： 2006年03月15日
請求項（抜粋）：
【請求項1】 半導体基板の表面に成膜されたゲート絶縁膜上にシリコン膜を成膜する工程と、
前記シリコン膜にガリウムをドーピングしてガリウムドープシリコン膜を形成する工程と、
前記ガリウムドープシリコン膜の熱処理を行う工程と、
熱処理された前記ガリウムドープシリコン膜上に前記ガリウムドープシリコン膜の膜厚の0.3倍〜0.6倍の厚さだけニッケル膜を成膜する工程と、
窒素雰囲気中及び高真空中のいずれかでシンターを行うことにより、前記ニッケル膜が成膜された前記ガリウムドープシリコン膜をニッケルシリサイド反応させてゲート長が150nm以下であるゲート電極を形成する工程と
を備え、
熱処理を行う工程の前に、前記シリコン膜及び前記ゲート絶縁膜をパターニングして前記半導体基板の表面を部分的に露出させる工程と、
前記半導体基板の露出部分にソース・ドレイン拡散領域を形成する工程とをさらに備え、
前記ニッケル膜を成膜する工程は、前記ガリウムドープシリコン膜及び前記ソース・ドレイン拡散領域上に前記ニッケル膜を成膜し、
前記ゲート電極を形成する工程は、前記ニッケル膜が成膜された、前記ガリウムドープシリコン膜及び前記ソース・ドレイン拡散領域を同時にニッケルシリサイド反応させ、前記ソース・ドレイン拡散領域に形成されるニッケルシリサイド膜を前記ゲート電極におけるニッケルシリサイド膜より薄く形成することを特徴とする半導体装置の製造方法。
IPC (7件)：
H01L 21/336 ( 200 6.01)
, H01L 29/78 ( 200 6.01)
, H01L 21/28 ( 200 6.01)
, H01L 21/8238 ( 200 6.01)
, H01L 27/092 ( 200 6.01)
, H01L 29/423 ( 200 6.01)
, H01L 29/49 ( 200 6.01)
H01L 29/78 301 G
, H01L 21/28 301 S
, H01L 27/08 321 D
, H01L 29/58 G
