文献

J-GLOBAL ID：201502214784743020   整理番号：15A0954784

FPGAアクセラレーション向けの実行制御の高速化とシステムソフトウェアの検討

著者 (6件)： 坂本龍一 (東大) ,  小柴篤史 (東京農工大) ,  佐藤未来子 (東京農工大) ,  並木美太郎 (東京農工大) ,  近藤正章 (東大) ,  中村宏 (東大)
資料名： 情報処理学会研究報告(Web)  (IPSJ Technical Report (Web))
巻： 2015  号： ARC-215  ページ： VOL.2015-ARC-215,NO.3 (WEB ONLY)  発行年： 2015年05月19日 
JST資料番号： U0451A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 近年FPGAを用いたアクセラレーションが注目されている。FPGAによる高性能化のアプローチではFPGA外のオフチップメモリへのメモリアクセスを抑制することが重要である。そのため,FPGA内部でデータを受け渡すパイプライン並列や,データのローカリティを生かすためのネストが用いられる。さらに,近年これらの背景を受け,OpenCL2.0にてパイプライン並列とネストがサポートされた。一方で,パイプライン並列やネストは細粒度な実効制御が必要であり,従来の実行方式では制御に要するオーバヘッドが発生し,パイプライン並列やネストが有効に利用できない。そこで,本研究ではFPGAアクセラレーション環境を対象とし,実行制御を有効に行うためのハードウェアとシステムソフトウェアについての検討を示す。(著者抄録)

シソーラス用語： *FPGA ,  加速度 ,  システムプログラム ,  高速化 ,  *接続 ,  記憶装置 ,  *並列処理 ,  *メモリアクセス
準シソーラス用語： アクセラレーション ,  システムソフトウェア ,  *パイプライン並列処理

分類 (2件)： オペレーティングシステム  (JD03020J) ,  制御方式  (JC02030K)

引用文献 (11件)：

• Hoeseok Yang and Soonhoi Ha, "ILP based data parallel multi-task mapping/scheduling technique for MPSoC" , SoC Design Conference, 2008. ISOCC '08. International, vol. 01, pp.I-134-1-137, nov. 2008.
• Khronos OpenCL https://www.khronos.org/opencl/
• Michael Bedford Taylor, Jason Sungtae Kim, Jason E. Miller, David Wentzlaff, Fae Ghodrat, Ben Greenwald, Henry Hoffmann, Paul Johnson, Jae-Wook Lee, Walter Lee, Albert Ma, Arvind Saraf, "The Raw Microprocessor: A Computational Fabric for Software Circuits and General Purpose Programs", IEEE Micro - MICRO , vol.22, no. 2, pp. 25-35, 2002
• KALRAY: Our MPPA MANYCORE Products http://www.kalray.eu/products/mppa-manycore/
• Tilera, "Tilepro64 multicore processor product brief", http://www.tilera.com/

タイトルに関連する用語 (3件)： FPGA ,  アクセラレーション ,  システムソフトウェア