2並列接続したGaN-HEMT間の並列発振による連鎖的誤動作を防ぐ寄生インダクタンスの設計指針

石原將貴; 吉田崚真; 梅谷和弘; 平木英治

文献

J-GLOBAL ID：202402239504234230 整理番号：24A0302246

2並列接続したGaN-HEMT間の並列発振による連鎖的誤動作を防ぐ寄生インダクタンスの設計指針

Design Guideline of Parasitic Inductance for Preventing Oscillatory False Triggering of Two Paralleled GaN-HEMTs Caused by Parallel Oscillation between GaN-HEMTs

出版者サイト {{ this.onShowPLink() }} 複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=24A0302246&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=24A0302246&from=J-GLOBAL&jstjournalNo=L2177B") }}

著者 (4件)： , , ,
資料名：
巻： 2023 ページ： ROMBUNNO.1-41 発行年： 2023年
JST資料番号： L2177B 資料種別：会議録 (C)
記事区分：原著論文発行国：日本 (JPN) 言語：日本語 (JA)

最近,GaN-HEMTsが高出力応用に適用されることが期待される。高出力応用では,GaN-HEMTは,電流ストレスを低減するために一般に並列に接続されている。しかし,並列のGaN-HEMTsは,GaN-HEMTs間のスイッチング波形の不均衡に起因する連鎖的誤動作にしばしば悩まされ,これは高出力応用におけるGaN-HEMTの実用化を防ぐための重要な問題である。この問題を解決するため,本研究の目的は,連鎖的誤動作を防止するための寄生インダクタンスの設計指針を解明することである。この目的を達成するために,本論文では,2つの並列GaN-HEMTsにおける連鎖的誤動作の解析を容易に可能にする簡単な等価回路を導入した。この等価回路の詳細な解析により,連鎖的誤動作を緩和するためのプリント回路基板の寄生インダクタンスのための設計指針を導いた。提案した設計指針の妥当性をシミュレーションにより検証した。(翻訳著者抄録)

, , , , , , , ,
,

トランジスタ

引用文献 (14件)：

P. Han, P. Liu, Q. Huang, Z. Chen, and A. Q. Huang: “A 650 V, 2.1 mohm GaN half-bridge power module for 400V EV traction inverter application”, in Proc. IEEE Energy Convers. Congr. Expo., Detroit, MI, USA (2022)
T. Sawada, H. Tadano, K. Shiozaki, and T. Isobe: “Continuous operation of a half-bridge with multi-parallel GaN power devices for increased current capability”, IEEJ J. Ind. Appl., to be published.
R. Risch and J. Biela: “Low voltage GaN-based gate driver to increase switching speed of paralleled 650 V E-mode GaN HEMTs”, in Proc. IEEE Eur. Conf. Power Electron. Appl., Lyon, France (2020)
Y. Hatakenaka, K. Umetani, M. Ishihara, E. Hiraki, and H. Tadano: “Parasitic Inductance Design for Preventing Oscillatory False Triggering of Parallel-Connected GaN-FETs”, in Proc. IEEE 2021 47th Annu. Conf. of the IEEE Ind. Electron. Soc., Toronto, ON, Canada (2021)
K. Umetani, K. Yagyu, and E. Hiraki: “A design guideline of parasitic inductance for preventing oscillatory false triggering of fast switching GaN-FET”, IEEJ Trans. Elect. Electron. Eng., Vol. 11, No. S2, pp. S84-S90 (2016)

, , , , , ,

前のページに戻る