特許

J-GLOBAL ID：201103045993991756

半導体集積デバイスの製造方法

発明者： 高畑 清人 ,  加藤 和利 ,  村本 好史 ,  深野 秀樹
出願人/特許権者： 日本電信電話株式会社
代理人 (3件)： 松元 洋 ,  光石 俊郎 ,  田中 康幸
公報種別：特許公報
出願番号（国際出願番号）：特願平8-270528
公開番号（公開出願番号）：特開平10-116979
特許番号：特許第3601746号
出願日： 1996年10月14日
公開日（公表日）： 1998年05月06日
請求項（抜粋）：

【請求項1】半導体基板上に堆積された第1の半導体層群から形成される第1の半導体素子と該半導体層群の上に積層された第2の半導体層群から形成される第2の半導体素子とを少なくとも有する半導体集積デバイスを、第2の半導体素子を形成し、しかる後に第1の半導体素子を形成することにより作製する半導体集積デバイスの製造方法において、第1の半導体素子を作製する領域においては第1の半導体層群の上に第2の半導体層群のすべての層或いは第2の半導体層群の一部の層を残した状態で、第2の半導体素子の作製領域に、少なくともプラズマCVD、スパッタ、ドライエッチングのいずれかの方法を用いて、該第2の半導体素子を作製し保護する工程と、第1の半導体素子を作製する領域における第1の半導体層群の上に形成された第2の半導体のすべての層或いは第2の半導体層群の一部の層をウエットエッチングにより除去する工程と、第1の半導体素子を作製する工程とを含むことを特徴とする半導体集積デバイスの製造方法。

IPC (5件)：

H01L 21/06 ,  H01L 21/822 ,  H01L 27/14 ,  H01L 27/15 ,  H01L 31/10

FI (4件)：

H01L 27/06 Z ,  H01L 27/15 A ,  H01L 27/14 Z ,  H01L 31/10 A

引用特許：

出願人引用 (2件)

• 特開平2-111073
  
• 特開平3-293764
  

審査官引用 (4件)

• 特開平2-111073
  
• 特開平2-111073
  
• 特開平3-293764
  
• 特開平3-293764