抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
FE法によるリアルタイム(RT)シミュレータにおける計算刻みの制約を連続時間系のままFE法でシミュレートする方法や出力の誤差や遅れを低減する方法により解消することを提案し,その有効性を検証した。RTシミュレーションをFE法で行う場合に計算刻みによりシミュレーション波形が大きく異なることや発散することを示した。デジタルシステムの単位ステップ応答をアナログシステムの単位ステップ応答と一致するように調整するシミュレーション法Iと出力の誤差や遅れを低減したシミュレーション法IIについて述べ,シミュレーション法IおよびIIに対してオフラインおよびRTシミュレーションを行った結果を示した。Iでは,入力周波数の上昇により位相遅れが発生したが,IIでは,高い位相精度を保たれた。