特許

J-GLOBAL ID：201603016923202042

半導体積層構造体及びその製造方法、並びに半導体素子及びその製造方法

発明者： 上村 崇史 ,  東脇 正高 ,  佐々木 公平
出願人/特許権者： 国立研究開発法人情報通信研究機構 ,  株式会社タムラ製作所
代理人 (4件)： 平田 忠雄 ,  岩永 勇二 ,  遠藤 和光 ,  伊藤 浩行
公報種別：公開公報
出願番号（国際出願番号）：特願2015-035894
公開番号（公開出願番号）：特開2016-157875
出願日： 2015年02月25日
公開日（公表日）： 2016年09月01日
要約：

【課題】Al2O3膜とGa2O3基板との界面の界面準位がより低減された半導体積層構造体及びその製造方法、並びに半導体素子及びその製造方法を提供する。【解決手段】一実施の形態として、Ga2O3単結晶からなり、主面の面方位が(010)であるGa2O3層11上に、酸素プラズマを酸化剤に用いたプラズマALD法により、結晶質のAl2O3を主成分とする結晶質層12aと、結晶質層12a上の非晶質のAl2O3を主成分とする非晶質層12bとを含むAl2O3膜12を形成する工程を含み、Al2O3膜12の成長温度により、結晶質層12aの厚さを制御する、半導体積層構造体10の製造方法を提供する。【選択図】図1

請求項（抜粋）：

Ga2O3単結晶からなり、主面の面方位が(010)であるGa2O3層上に、酸素プラズマを酸化剤に用いたプラズマALD法により、結晶質のAl2O3を主成分とする結晶質層と、前記結晶質層上の非晶質のAl2O3を主成分とする非晶質層とを含むAl2O3膜を形成する工程を含み、 前記Al2O3膜の成長温度により、前記結晶質層の厚さを制御する、 半導体積層構造体の製造方法。

IPC (5件)：

H01L 21/316 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 21/336 ,  H01L 29/78

FI (4件)：

H01L21/316 X ,  H01L27/04 C ,  H01L29/78 301B ,  H01L29/78 301G

Fターム (30件)：

5F038AC05 ,  5F038AC14 ,  5F038AC17 ,  5F038AC18 ,  5F038EZ13 ,  5F038EZ14 ,  5F038EZ17 ,  5F038EZ20 ,  5F058BA11 ,  5F058BC03 ,  5F058BF07 ,  5F058BF27 ,  5F058BF29 ,  5F058BF37 ,  5F058BJ01 ,  5F140AA00 ,  5F140BA00 ,  5F140BA20 ,  5F140BB15 ,  5F140BD01 ,  5F140BD11 ,  5F140BD15 ,  5F140BE09 ,  5F140BF01 ,  5F140BF05 ,  5F140BJ05 ,  5F140BJ07 ,  5F140BJ11 ,  5F140BJ15 ,  5F140BJ17

引用特許：

審査官引用 (1件)

• 半導体素子及びその製造方法
  公報種別：公開公報   出願番号：特願2013-127962   出願人：株式会社タムラ製作所, 独立行政法人情報通信研究機構