文献

J-GLOBAL ID：201802219542291541   整理番号：18A0360148

サイドチャネル攻撃耐性評価コスト削減を目的とした暗号機器へのLC共振器付加

Insertion of LC Resonator onto Cryptographic Module for Accelerated Evaluation of Side Channel Attack

著者 (4件)： 河田直樹 (岡山大 大学院自然科学研究科) ,  矢野佑典 (岡山大 大学院自然科学研究科) ,  五百旗頭健吾 (岡山大 大学院自然科学研究科) ,  豊田啓孝 (岡山大 大学院自然科学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 117  号： 384(EMCJ2017 88-104)  ページ： 77-81  発行年： 2018年01月11日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 暗号機器におけるサイドチャネル攻撃(SCA)の一種である,差分電力解析(DPA),差分電磁解析(DEMA)に対する耐性評価コストは小さくなく,その削減が望まれる。評価コストが大きい原因は,平文ごとにサイドチャネル(SC)波形を最低10波形,平均化処理を行う必要があるためである。評価には多数の平文を使用するため,平均化処理回数の下限を1回でも引き下げることができれば評価コスト削減につながる。本報告では,LC共振器を用いた平均化処理回数削減技術を提案する。提案手法は,暗号FPGAのコア電源供給回路網に対してLC並列回路を付加し,その反共振を利用する手法である。暗号FPGAからSC波形測定ポートまでの伝達インピーダンスを増大し,SC波形の信号対雑音比を向上させることで平均化処理回数を削減する。DPAの一つである相関電力解析(CPA)を評価対象として,提案手法の原理検証を行った。具体的には,情報漏えいが発生する周波数帯で反共振するよう設計したLC共振器の付加前後でCPAを行い,付加前と相関係数が同程度になるまでに必要な平均化処理回数を調べた。付加前は平均化処理回数10回で相関係数が0.49であったのに対し,付加後は平均化処理回数3回でも0.53の相関が得られたことから,提案手法によるDPA/DEMAへの耐性評価コスト削減の可能性を示した。(著者抄録)

シソーラス用語： *暗号装置 ,  *LC回路 ,  *攻撃行動 ,  相関係数 ,  耐性 ,  評価 ,  FPGA ,  電磁気 ,  *サイバー攻撃
準シソーラス用語： *LC共振器 ,  *サイドチャネル攻撃

分類 (2件)： 通信測定一般  (ND03000R) ,  共振器  (NC04050Y)

引用文献 (5件)：

• P.C Kocher, J.M Jaffe, B.C Jun, “Differential power analysis,” Proc.CRYPTO'99, pp.388-397, 1999.
• ISO/IEC 19790:2006, “Information technology Security techniques Security requirements for cryptographic modules.”
• ISO/IEC 24759:2008, “Information technology Security techniques Test requirements for cryptographic modules.”
• ISO/IEC 17825:2016, “Information technology Security techniques Testing methods for the mitigation of non-invasive attack classes against cryptographic modules.”
• E. Brier, C. Clavier, and F. Olivier, “Correlation power analysis with a leakage model,” in Proc. Cryptographic Hardware and Embedded Systems,2004, pp. 16-29.

タイトルに関連する用語 (6件)： チャネル ,  攻撃耐性 ,  評価 ,  コスト削減 ,  暗号機 ,  LC共振器