文献

J-GLOBAL ID：202002254766463372   整理番号：20A1262971

配線インダクタンスと浮遊容量を低減する主回路構造の提案

Proposal of a Main Circuit Structure for Reduction of Both Stray Inductance and Stray Capacitance

著者 (4件)： 石川光亮 (北大) ,  小笠原悟司 (北大) ,  竹本真紹 (北大) ,  折川幸司 (北大)
資料名： 電気学会全国大会講演論文集(CD-ROM)  (Annual Meeting Record, I.E.E. Japan (CD-ROM))
巻： 2020  ページ： ROMBUNNO.4-112  発行年： 2020年03月01日 
JST資料番号： S0653B  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： ・SiCやGanなどの高速動作デバイスにおいては,スイッチング特性に与える配線インダクタンスと浮遊容量の影響が顕著。
・本稿では,主回路における配線インダクタンスと浮遊容量を同時に低減可能な主回路構造を提示。
・実機試験にて提示構造が両寄生成分を低減可能であり,高速スイッチング動作が可能であることを確認。

シソーラス用語： インダクタンス ,  漂遊容量 ,  スイッチ回路 ,  スイッチング素子 ,  *インバータ ,  回路設計 ,  プリント配線 ,  スイッチング ,  ブリッジ回路 ,  LC回路
準シソーラス用語： 寄生インダクタンス

分類 (1件)： 電力変換器  (NB08030B)

タイトルに関連する用語 (4件)： インダクタンス ,  浮遊容量 ,  主回路 ,  提案