文献
J-GLOBAL ID:202002273535792987   整理番号:20A0995685

低インダクタンスを実現する厚銅多層基板を用いたSiC-MOSFETインバータの主回路設計

Design of Main Circuit for an SiC-MOSFET Inverter Using a Thick Copper Multilayer PCB to Minimize Stray Inductance
著者 (4件):
資料名:
巻: 140  号:ページ: 89-98(J-STAGE)  発行年: 2020年 
JST資料番号: X0451A  ISSN: 0913-6339  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 日本語 (JA)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
SiCまたはGaNパワーデバイスを用いたインバータは,高周波および高効率動作を達成できる。高効率を達成するために,インバータの主回路における配線インダクタンスがスイッチング特性に大きく影響を及ぼすので,これらのパワーデバイスのスイッチング特性は重要である。スイッチング損失とサージ電圧を低減するために,高周波PWMインバータには主回路における配線インダクタンスの最小化が必要である。本文は,低インダクタンスを達成する高周波インバータの設計指針について述べる。厚膜多層PCBでのPCB設計指針を,3D-FEAを用いたインダクタンス計算から導出する。ここで設計したPCBの配線インダクタンスを,パワーデバイスの内部のインダクタンスと同じレベルまで低減できることを実験的に示す。プロトタイプは高速スイッチングを達成し,サージ電圧を抑制できることを実験結果により検証する。100kHzでのハーフブリッジインバータにおける主回路効率を評価するために負荷試験を実証する。(翻訳著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

著者キーワード (8件):
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
電力変換器  ,  トランジスタ 

前のページに戻る