特許
J-GLOBAL ID：202003007108050940
半導体基板及びその製造方法、結晶積層構造体及びその製造方法、並びに半導体デバイス
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人平田国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2018-115608
公開番号（公開出願番号）：特開2019-220536
出願日： 2018年06月18日
公開日（公表日）： 2019年12月26日
要約：
【課題】エピタキシャル膜のその下地部材との界面近傍の領域におけるSiを含む高伝導度層の形成が効果的に抑制された半導体デバイス、その半導体デバイスの製造に用いることができる半導体基板及び結晶積層構造体、並びにその半導体基板及び結晶積層構造体の製造方法を提供する。【解決手段】一実施の形態として、Siを含まない第1の材料を母材とする基板10に、Siと反応するエッチングガスを用いる反応性イオンエッチングを施し、前記エッチングガスに含まれる元素を含むアモルファスキャップ層11を基板10の表面に形成する工程、を含み、前記反応性イオンエッチングが、上部電極63と下部電極62との間の全ての装置部品がSiを含まない材料からなる反応性イオンエッチング装置60を用いて実施される、半導体基板10の製造方法を提供する。【選択図】図1
請求項（抜粋）：
Siを含まない第1の材料を母材とする基板に、Siと反応するエッチングガスを用いる反応性イオンエッチングを施し、前記エッチングガスに含まれる元素を含むアモルファスキャップ層を前記基板の表面に形成する工程、を含み、
前記反応性イオンエッチングが、上部電極と下部電極との間の全ての装置部品がSiを含まない材料からなる反応性イオンエッチング装置を用いて実施される、
半導体基板の製造方法。
IPC (6件)：
H01L 21/36
, H01L 21/336
, H01L 29/78
, H01L 29/12
, H01L 29/24
, H01L 21/306
H01L21/36
, H01L29/78 301B
, H01L29/78 652T
, H01L29/78 652H
, H01L29/78 658E
, H01L29/78 658G
, H01L29/78 652C
, H01L29/24
, H01L21/302 101B
5F004AA16
, 5F004BA04
, 5F004DA00
, 5F004DA01
, 5F004DB19
, 5F140AC02
, 5F140BA00
, 5F140BA16
, 5F140BC06
, 5F140BC12
, 5F152LL03
, 5F152LL09
, 5F152MM04
, 5F152NN01
, 5F152NQ01
