研究者
J-GLOBAL ID：200901079216853664   更新日: 2024年04月15日

井田 次郎

イダ ジロウ | Ida Jiro
所属機関・部署：
金沢工業大学 金沢工業大学 工学部 電気電子工学科

金沢工業大学 金沢工業大学 工学部 電気電子工学科 について


職名： 教授
研究分野 (1件)： 電子デバイス、電子機器
研究キーワード (4件)： 半導体界面の電気的評価 ,  エネルギー・ハーデスティング(環境RF発電) ,  極低消費電力新規デバイス構造 ,  シリコン半導体デバイス&SOI
競争的資金等の研究課題 (5件)：
  • 2013 - 2018 SOI 3次元ピクセルプロセスの研究
  • 2016 - (IS展開) アンテナ・回路・デバイス協調設計による極低入力での高効率環境RFエネルギー・ハーベスターの試作検証 STARC FS 2015年度 研究成果概要, pp1-2, 3月2016年 著者:井田次郎、野口 啓介, 伊東 健治
  • 2015 - IS展開) アンテナ・回路・デバイス協調設計による極低入力での高効率環境RFエネルギー・ハーベスターの試作検証, STARC FS 2015年度 成果報告会,7月16日、2015年 著者:井田次郎、野口 啓介, 伊東 健治
  • 2015 - (IS展開) アンテナ・回路・デバイス協調設計による極低入力での高効率環境RFエネルギー・ハーベスターの試作検証 STARC FS 2014年度 研究成果概要, pp1-230,4月2015年 著者:井田次郎、野口 啓介, 伊東 健治
  • 2015 - (IS展開) アンテナ・回路・デバイス協調設計による極低入力での高効率環境RFエネルギー・ハーベスターの試作検証 STARC FS 2014年度 研究成果概要, pp1-2 著者:井田次郎、野口 啓介, 伊東 健治
論文 (129件)：
  • Haruki Yonezaki, Takayuki Mori, Jiro Ida. Leaky-integrate-and-fire operation with signal amplification using gate-controlled carrier-injection silicon-on-insulator transistor. Japanese Journal of Applied Physics. 2024. 63. 2. 02SP83-02SP83
  • Kengo Nakata, Takayuki Mori, Jiro Ida. Neural Network Modeling of Steep Turn-on Diodes: Validation and Implementation in SPICE Simulations. 2023 IEEE International Meeting for Future of Electron Devices, Kansai (IMFEDK). 2023
  • Haruki Yonezaki, Takayuki Mori, Jiro Ida. Integrate-and-Fire Operation with Signal Amplification by using “Dual-Gate PN-Body Tied SOI-FET”. Extended Abstracts of the 2023 International Conference on Solid State Devices and Materials. 2023
  • Haruki Yonezaki, Takayuki Mori, Jiro Ida. Steep Subthreshold Slope “Dual-Gate PN-Body Tied SOI-FET” -First Fabrication Results-. Solid-State Electronics. 2023. 108720-108720
  • Takayuki Mori, Jiro Ida. Neuronal Function and Signal Amplification Device with Steep Switching “PN-Body Tied SOI-FET”. 2023 International VLSI Symposium on Technology, Systems and Applications (VLSI-TSA/VLSI-DAT). 2023
もっと見る
MISC (57件)：
  • 米崎 晴貴, 井田 次郎, 森 貴之, 石橋 考一郎. 極低電圧動作を狙ったSteep SS "Dual-Gate型PN-Body Tied SOI-FET"試作結果-Evaluation of Steep Subthreshold Slope Device "Dual-Gate type PN-Body Tied SOI-FET" for Ultra Low Voltage Operation-情報センシング. 映像情報メディア学会技術報告 = ITE technical report. 2022. 46. 23. 19-22
  • 井田 次郎, 森 貴之. 招待講演 極低電力LSIに向けたSteep Slope "PN-Body Tied SOI-FET"の研究状況-Research Status of Steep Slope "PN-Body Tied SOI-FET" for Ultra low Power LSI Applications-情報センシング. 映像情報メディア学会技術報告 = ITE technical report. 2022. 46. 23. 15-18
  • 石黒 翔太, 井田 次郎, 森 貴之, 石橋 孝一郎. 急峻なSSを持つ"PN-Body Tied SOI-FET"のCMOSインバータ伝達特性 (情報センシング)-CMOS Inverter Transfer Characteristics on Steep SS "PN-Body Tied SOI-FET". 映像情報メディア学会技術報告 = ITE technical report. 2020. 44. 17. 57-60
  • 河野渓介, 井田次郎, 森貴之, 野口啓介, 伊東健治. RFエネルギーハーベスティング用のSOI-MOSダイオードと高インピーダンスアンテナを用いたレクテナの検討と試作. 電気・情報関係学会北陸支部連合大会(CD-ROM). 2020. 2020
  • 井田 次郎. Steep Slope PN-Body Tied SOI-FETの研究 -65 nm Thin Box SOIと200 nm SOIの比較-. 第2回量子線イメージング研究会, 9/24-25 2019 イーグレ姫路 著者:森 貴之,井田 次郎. 2019
もっと見る
学歴 (2件)：
  • - 1983 東京大学 工学系 物理工学
  • - 1981 東京大学 工学部 物理工学科
学位 (1件)：
  • 博士(工学)
経歴 (4件)：
  • 2009/06 - 金沢工業大学 工学部電気電子工学科 教授
  • 2004/04 - 2009/03 沖電気工業 半導体カンパニ 研究部長
  • 2001/03 - 2004/04 沖電気工業 半導体ビジネス部門 担当部長
  • 1985/11 - 2001/03 沖電気工業 半導体部門
所属学会 (3件)：
IEEE MEMBER ,  電子情報通信学会 ,  応用物理学会
※　J-GLOBALの研究者情報は、researchmapの登録情報に基づき表示しています。 登録・更新については、こちらをご覧ください。

前のページに戻る

TOP

BOTTOM