文献

J-GLOBAL ID：200902009416266432   整理番号：86A0110434

サブ半μmCMOSトランジスタの設計,モデリングと製作

Design, modeling, and fabrication of subhalf-micrometer CMOS transistors.

著者 (2件)： SCHMITZ A E (Hughes Research Lab., CA) ,  CHEN J Y (Xerox, CA)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 33  号： 1  ページ： 148-153  発行年： 1986年01月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 2次元プロセスと素子モデリングを素子最適化のための限界プロセ...

シソーラス用語： MOSFET ,...
準シソーラス用語： ゲート長 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=86A0110434&from=J-GLOBAL&jstjournalNo=C0222A") }}

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (4件)： サブ ,  設計 ,  モデリング ,  製作