文献

J-GLOBAL ID：200902021648991893   整理番号：93A0125683

積層キャパシタセル構造を用いた288kb完全並列内容アドレス可能メモリ

A 288-kb Fully Parallel Content Addressable Memory Using a Stacked-Capacitor Cell Structure.

著者 (7件)： YAMAGATA T (Mitsubishi Electric Corp., Hyogo, JPN) ,  MIHARA M (Mitsubishi Electric Corp., Hyogo, JPN) ,  HAMAMOTO T (Mitsubishi Electric Corp., Hyogo, JPN) ,  MURAI Y (Mitsubishi Electric Engineering Co. Ltd., Hyogo, JPN) ,  KOBAYASHI T (Mitsubishi Electric Corp., Hyogo, JPN) ,  YAMADA M (Mitsubishi Electric Corp., Hyogo, JPN) ,  OZAKI H (Mitsubishi Electric Corp., Hyogo, JPN)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 27  号： 12  ページ： 1927-1933  発行年： 1992年12月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 積層キャパシタセル構造と新しい階層型プライオリティエンコーダ...

シソーラス用語： 集積回路メモリ ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=93A0125683&from=J-GLOBAL&jstjournalNo=B0761A") }}

分類 (2件)： 記憶装置  (JC04060F) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： 積層キャパシタ ,  セル構造 ,  アドレス