文献

J-GLOBAL ID：200902028828646420   整理番号：88A0124821

論理回路における遅延故障検査

On delay fault testing in logic circuits.

著者 (2件)： LIN C J (Univ. Iowa, IA, USA) ,  REDDY S M (Univ. Iowa, IA, USA)
資料名： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻： 6  号： 5  ページ： 694-703  発行年： 1987年09月 
JST資料番号： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 論理回路が正しく動作するためには回路のすべての経路の伝搬遅延...

シソーラス用語： 論理回路 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=88A0124821&from=J-GLOBAL&jstjournalNo=B0142C") }}

分類 (1件)： 論理回路  (NC05070B)

タイトルに関連する用語 (3件)： 論理回路 ,  遅延故障 ,  検査