文献

J-GLOBAL ID：200902029331030651   整理番号：92A0645963

パイプラインと非パイプライン設計に対するシステム-レベルでの面積と遅延の予測

Predicting System-Level Area and Delay for Pipelined and Nonpipelined Designs.

著者 (3件)： JAIN R (Univ. Wisconsin, WI) ,  PARKER A C (Univ. Southern California, CA) ,  PARK N (Samsung, Kyungki-Do, KOR)
資料名： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻： 11  号： 8  ページ： 955-965  発行年： 1992年08月 
JST資料番号： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： データフロー・グラフとモジュール・スタイルより,パイプライン...

シソーラス用語： 回路設計 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=92A0645963&from=J-GLOBAL&jstjournalNo=B0142C") }}

分類 (1件)： 回路理論一般  (NA02010M)

タイトルに関連する用語 (5件)： パイプライン ,  設計 ,  面積 ,  遅延 ,  予測