文献

J-GLOBAL ID：200902045768797027   整理番号：86A0270149

バス結合マルチプロセッサによる並行処理待ち行列網シミュレーションシステムの開発

Development of a parallel processing simulation system for the queueing network by using bus-coupled multi-processor architecture.

著者 (2件)： 時永祥三 (大分大工) ,  吉村成弘 (大分大工)
資料名： 大分大学工学部研究報告  (Reports of the Faculty of Engineering, Oita University)
号： 13  ページ： 91-96  発行年： 1986年03月 
JST資料番号： G0701B  ISSN： 0387-7868  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 簡単に構成できるバス結合による並列プロセッサシステムにより,...

シソーラス用語： 計算機シミュレーション ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=86A0270149&from=J-GLOBAL&jstjournalNo=G0701B") }}

分類 (2件)： 計算機シミュレーション  (JE11000H) ,  制御方式  (JC02030K)

タイトルに関連する用語 (6件)： バス ,  マルチプロセッサ ,  並行処理 ,  待ち行列網 ,  シミュレーションシステム ,  開発