文献

J-GLOBAL ID：200902048956803742   整理番号：89A0281186

VLSI多層間相互接続構造におけるスルーホール充填のための選択的無電解金属析出

Selective electroless metal deposition for via hole filling in VLSI multilevel interconnection structures.

著者 (4件)： TING C H (Intel Corp., CA, USA) ,  PAUNOVIC M (Intel Corp., CA, USA) ,  PAI P L (Intel Corp., CA, USA) ,  CHIU G (Intel Corp., CA, USA)
資料名： Journal of the Electrochemical Society  (Journal of the Electrochemical Society)
巻： 136  号： 2  ページ： 462-466  発行年： 1989年02月 
JST資料番号： C0285A  ISSN： 1945-7111  CODEN： JESOAN  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 高密度多層間相互接続製作のために,プレーナ表面を得る目的でス...

シソーラス用語： 超LSI ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=89A0281186&from=J-GLOBAL&jstjournalNo=C0285A") }}

分類 (2件)： 無電解めっき  (WC08024S) ,  固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (6件)： VLSI ,  多層 ,  相互接続 ,  スルーホール ,  電解 ,  析出