文献
J-GLOBAL ID：200902055395494687   整理番号：92A0764642

Reducing Memory and Traffic Requirements for Scalable Directory-Based Cache Coherence Schemes.

  • 出版者サイト 複写サービスで全文入手
  • 高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=92A0764642&from=J-GLOBAL&jstjournalNo=K19920280") }}
著者 (3件)：
GUPTA A

GUPTA A について

(Stanford Univ., CA)

Stanford Univ., CA について

, 
WEBER W-D

WEBER W-D について

(Stanford Univ., CA)

Stanford Univ., CA について

, 
MOWRY T

MOWRY T について

(Stanford Univ., CA)

Stanford Univ., CA について


資料名：
Proceedings of the 1990 International Conference on Parallel Processing, Vol.1  (Proceedings of the 1990 International Conference on Parallel Processing, Vol.1)

Proceedings of the 1990 International Conference on Parallel Processing, Vol.1 について


ページ： I.312-I.321  発行年： 1990年 
JST資料番号： K19920280  ISBN： 0-271-00728-1  資料種別： 会議録 (C)
発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

前のページに戻る

TOP

BOTTOM