文献

J-GLOBAL ID：200902055604538972   整理番号：86A0295652

アナログへ応用の強化完全縮小1.2μmCMOSプロセス

An enhanced fully scaled 1.2-μm CMOS process for analog applications.

著者 (6件)： REICH R K (Honeywell Inc., MN) ,  RAHN C H (Honeywell Inc., MN) ,  HOLT M S (Honeywell Inc., MN) ,  SCHRANKLER J W (Honeywell Inc., MN) ,  JU D-H (Honeywell Inc., MN) ,  KIRCHNER G D (Honeywell Inc., MN)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 21  号： 2  ページ： 293-296  発行年： 1986年04月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： VLSIのパッキング密度と性能を維持しつつ高速で正確な10V...

シソーラス用語： 超LSI ,...
準シソーラス用語： ゲート長 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=86A0295652&from=J-GLOBAL&jstjournalNo=B0761A") }}

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： アナログ ,  応用 ,  強化 ,  縮小 ,  プロセス