文献

J-GLOBAL ID：200902059106008562   整理番号：89A0359666

トランスダクション法に基づく多段論理回路簡単化機能をもつ論理合成システムとその評価

A logic synthesis system with multi-level logic circuit minimization mechanism based on transduction methods.

著者 (1件)： 藤田昌宏 (富士通研)
資料名： 情報処理学会論文誌  (IPSJ Journal)
巻： 30  号： 5  ページ： 613-623  発行年： 1989年05月 
JST資料番号： Z0778A  ISSN： 0387-5806  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本論理合成システムでは,weak divisionアルゴリズ...

シソーラス用語： 論理回路 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=89A0359666&from=J-GLOBAL&jstjournalNo=Z0778A") }}

分類 (2件)： 論理回路  (NC05070B) ,  CAD,CAM  (JE10000A)

タイトルに関連する用語 (6件)： トランスダクション ,  多段 ,  論理回路 ,  簡単化 ,  論理合成 ,  評価