文献

J-GLOBAL ID：200902060238530991   整理番号：91A0783861

複合高速VLSI用ラッチ型CMOS差動論理(LCDL)

Latched CMOS Differential Logic(LCDL) for Complex High-Speed VLSI.

著者 (2件)： WU C-Y (National Chiao Tung Univ., Hsin-Chu, TWN) ,  CHENG K-H (National Chiao Tung Univ., Hsin-Chu, TWN)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 26  号： 9  ページ： 1324-1328  発行年： 1991年09月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ラッチ型CMOS差動論理(LCDL)と呼ばれる,新しいCMO...

シソーラス用語： 超LSI ,...
準シソーラス用語： LCDL

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=91A0783861&from=J-GLOBAL&jstjournalNo=B0761A") }}

分類 (1件)： 論理回路  (NC05070B)

タイトルに関連する用語 (4件)： VLSI ,  CMOS ,  差動 ,  論理