文献

J-GLOBAL ID：200902076897897472   整理番号：84A0382295

n⁺ポリシリコンゲートをもつサブミクロンメータpチャネルFETの素子設計

Device design for the submicrometer p-channel FET with n⁺ polysilicon gate.

著者 (2件)： CHAM K M (Hewlett-Packard, CA) ,  CHIANG S-YI (Hewlett-Packard, CA)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 31  号： 7  ページ： 964-968  発行年： 1984年07月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 2次元シミュレーションを用いて表記の素子を研究した。カウンタ...

シソーラス用語： 多結晶 ,...
準シソーラス用語： 素子設計

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=84A0382295&from=J-GLOBAL&jstjournalNo=C0222A") }}

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (5件)： ポリシリコン ,  ゲート ,  チャネル ,  FET ,  素子設計