文献

J-GLOBAL ID：200902080041410219   整理番号：92A0512852

PEEC(Partial Element Equivalent Circuit)法によるパッケージのインダクタンス周波数解析

Frequency Analysis of IC Package Inductance by the PEEC(Partial Element Equivalent Circuit) Method.

著者 (2件)： 中俣克朗 (京セラ) ,  西村道明 (京セラ)
資料名： 電子情報通信学会論文誌 C-2  (Transactions of the Institute of Electronics, Information and Communication Engineers. C-2)
巻： 75  号： 6  ページ： 279-286  発行年： 1992年06月 
JST資料番号： L0196A  ISSN： 0915-1907  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 最近,ICの高速化,高密度化に伴い,信号パルスの遅れ,雑音等...

シソーラス用語： 等価回路 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=92A0512852&from=J-GLOBAL&jstjournalNo=L0196A") }}

分類 (1件)： 集積回路一般  (NC03161C)

引用文献 (11件)：

• 大塚憲治. ASICパッケージの技術動向. 信学技報. 1990, ICD90-158
• CHARLES, A. H. 伝送線路の概念を取り入れ始めた高速回路の実装技術. NIKKEI MICRODEVICES. 1985-11, 111-117
• 澁谷昇. 雑音評価解析システムNESSYについて. 信学論(B). 1984, J67-B, 3, 344-345
• RUEHLI, A. E. Inductance Calculations in a Complex Integrated Circuit Environment. IBM J. Res. Develop. 1972, 16,8, 470-481
• BRENNAN, P. A. Three-Dimensional Inductance Computations with Partial Element Equivalent Circuits. IBM J. Res. Develop. 1979, 23, 6, 661-668

タイトルに関連する用語 (4件)： 法 ,  パッケージ ,  インダクタンス ,  周波数解析