並列加算器の規則的配置

BRENT R P; KUNG H T

文献

J-GLOBAL ID：200902088377247899 整理番号：82A0171022

並列加算器の規則的配置

A regular layout for parallel adders.

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=82A0171022&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=82A0171022&from=J-GLOBAL&jstjournalNo=C0233A") }}

著者 (2件)： ,
資料名：
巻： 31 号： 3 ページ： 260-264 発行年： 1982年03月
JST資料番号： C0233A ISSN： 0018-9340 CODEN： ICTOB4 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

並列加算器をVLSIで構成する場合に適した設計法について考察...

,...

続きはJDreamIII（有料）にて {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=82A0171022&from=J-GLOBAL&jstjournalNo=C0233A") }}

汎用演算制御装置

前のページに戻る