文献

J-GLOBAL ID：200902100049986277   整理番号：94A0173094

FlowMap ルックアップテーブルベースのFPGA設計に対する遅延最適化用最適テクノロジーマッピングアルゴリズム

FlowMap: An Optimal Technology Mapping Algorithm for Delay Optimization in Lookup-Table Based FPGA Designs.

著者 (2件)： CONG J (Univ. California, CA) ,  DING Y (Univ. California, CA)
資料名： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻： 13  号： 1  ページ： 1-12  発行年： 1994年01月 
JST資料番号： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ネットワーク中の最小高さのK許容カットを計算し多項式時間で解...

シソーラス用語： 超LSI ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=94A0173094&from=J-GLOBAL&jstjournalNo=B0142C") }}

分類 (1件)： 集積回路一般  (NC03161C)

タイトルに関連する用語 (7件)： ルックアップテーブル ,  FPGA ,  設計 ,  遅延 ,  最適化 ,  テクノロジーマッピング ,  アルゴリズム