文献

J-GLOBAL ID：200902102152466071   整理番号：02A0426748

システムLSIの設計技術と設計自動化 パイプライン・プロセッサのためのアーキテクチャレベル面積見積り手法

Design Technologies and Design Automation of Electronic Systems. An Architecture Level Area Estimation Method for Pipelined Processors.

著者 (4件)： 塩見彰睦 (静岡大 情報) ,  久須裕之 (静岡大 情報) ,  伊藤真紀子 (大阪大 大学院基礎工学研究科) ,  今井正治 (大阪大 大学院基礎工学研究科)
資料名： 情報処理学会論文誌  (IPSJ Journal)
巻： 43  号： 5  ページ： 1171-1180  発行年： 2002年05月15日 
JST資料番号： Z0778A  ISSN： 0387-5806  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： パイプライン・プロセッサの設計初期段階におけるアーキテクチャ...

シソーラス用語： *計算機アーキテクチャ ,...
準シソーラス用語： システムLSI

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=02A0426748&from=J-GLOBAL&jstjournalNo=Z0778A") }}

分類 (3件)： CAD,CAM  (JE10000A) ,  ディジタル計算機方式一般  (JC02010O) ,  集積回路一般  (NC03161C)

引用文献 (11件)：

• OHM, S. Y. Comprehensive Lower Bound Estimation from Behavioral Descriptions. IEEE/ACM Proc. International Conference on CAD (ICCAD). 1994, 182-186
• JAIN, R. Predicting System-Level Area and Delay for Pipelined and Nonpipelined Design. IEEE Trans. CAD. 1992, 11, 8, 955-965
• RABAEY, J. M. Estimating Implementation Bounds for Real Time DSP Application Specific Circuits. IEEE Trans. CAD. 1994, 13, 6, 669-683
• SHARMA, A. Estimating Architectural Resources and Performance for High Level Synthesis Applications. IEEE Trans. VLSI Systems. 1993, 1, 2, 175-190
• VAHID, F. Incremental Hardware Estimation During Hardware/Software Functional Partitioning. IEEE Trans. VLSI Systems. 1995, 3, 3, 459-464

タイトルに関連する用語 (9件)： システムLSI ,  設計 ,  設計自動化 ,  パイプライン ,  プロセッサ ,  アーキテクチャ ,  面積 ,  見積り ,  手法