文献

J-GLOBAL ID：200902102793035283   整理番号：00A0892533

LUTアレイ型PLDの設計と論理関数の埋め込み手法

A physical design of reconfigurable LUT array, and a synthesis approach based on sum of generalized complex terms expression.

著者 (5件)： 筒井弘 (京大 大学院) ,  桧田和浩 (京大 大学院) ,  泉知論 (京大 大学院) ,  尾上孝雄 (京大 大学院) ,  中村行宏 (京大 大学院)
資料名： 情報処理学会シンポジウム論文集  (情報処理学会ワークショップ論文集)
巻： 2000  号： 8  ページ： 21-26  発行年： 2000年07月17日 
JST資料番号： Y0978B  ISSN： 1344-0640  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： PLA(プログラマブル論理アレイ)のANDアレイをLUT(ル...

シソーラス用語： *PLD【IC】 ,...
準シソーラス用語： PLA【IC】 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=00A0892533&from=J-GLOBAL&jstjournalNo=Y0978B") }}

分類 (3件)： 論理回路  (NC05070B) ,  集積回路一般  (NC03161C) ,  CAD,CAM  (JE10000A)

タイトルに関連する用語 (7件)： LUT ,  アレイ ,  PLD ,  設計 ,  論理関数 ,  埋め込み ,  手法